M31、4nmで MIPI M-PHY v5.0 IPを検証、UFS 4.1対応に向け3nm開発を推進

新竹、2026年2月24日 /PRNewswire/ -- シリコン知的財産（IP）の世界的リーダーであるM31 Technology（M31）は本日、シリコン実証済みのMIPI M-PHY v5.0 IPが先進的な4nmプロセスノードで検証されたこと、ならびに3nmノードに向けた開発を積極的に推進していることを発表しました。本マイルストーンは、M31が包括的な高速ストレージ・インターフェース・ソリューションを通じてUFS 4.1（Universal Flash Storage）を実現するための中核的な技術力を有していることを示すものです。これにより、フラッグシップ・スマートフォン、車載スマートコックピット、AIエッジコンピューティング機器において高まる性能要件に対応します。

AIおよび自動運転技術が急速に進展する中、エンドデバイスにおけるデータスループットの需要は飛躍的に拡大しています。M31が提供するMIPI M-PHY v5.0 IPは、MIPI Allianceの仕様に厳格に準拠しており、HS-G5（High Speed Gear 5）モードにおいて1レーンあたり最大23.32Gbpsのデータレートを実現し、従来のHS-G4世代の2倍の性能を提供します。本IPは、適応型イコライゼーション（Adaptive EQ）およびマルチ振幅シグナリングに対応しており、高データレート環境においても優れた信号完全性と低ビット誤り率（BER）を確保します。さらに、最適化されたハイバネート・モードにより、エンドデバイスのバッテリー寿命を効果的に延ばし、高性能と低消費電力の最適なバランスを実現します。

SoCの開発サイクルをさらに加速するため、M31は包括的なUFSソリューションを構築しました。本ソリューションは、物理層（PHY）に加え、JEDEC準拠のUFSHCI v4.1コントローラーIPおよびUniPro制御層IPを統合しています。このワンストップ・ソリューションは、統合の複雑性を大幅に低減するとともに、ISO 26262に準拠した機能安全設計プロセスおよび認証を組み込んでいます。これにより、自動車分野および高信頼性が求められるエンドアプリケーションの要件に対応します。

「AI導入および自動車の高度化の潮流の中、M31は高速インターフェースIPにおける深い専門知識を活かし、4nmでシリコン実証済みのM-PHY v5.0性能を提供します」と、M31のRD担当バイスプレジデントであるJerome Hung氏は述べました。「これを完全統合型のUFS 4.1コントローラー・ソリューションと組み合わせることで、当社は先端プロセス技術および自動車向け安全規格におけるプレゼンスをさらに拡大し、次世代の高速ストレージ・プラットフォームにおいて、信頼できるテクノロジー・パートナーとして位置付けていきます。」